面向 5G 通信的高速 PAM4 信号时钟与数据恢复技术

DOI: 10.3969/j.issn.1009-6868.2018.04.004

亐题

网络出版地址:http://kns.cnki.net/kcms/detail/34.1228.TN.20180731.1717.004.html

廖启文等

面向5G通信的高速PAM4信号时钟与 数据恢复技术

High-Speed PAM4 Clock and Data Recovery Techniques for 5G Communications

廖启文/LIAO Qiwen¹ Patrick Yin CHIANG² 祁楠/QI Nan¹

 (1. 中国科学院半导体研究所,北京, 100083;
2. 复旦大学,上海 201203)
(1. Institute of Semiconductors, Chinese Academy of Sciences, Beijing 100083, China;
2. Fudan University, Shanghai 201203, China)

1 光通信中的时钟与数据 恢复

随着大数据和云计算技术的诞 生,数据量呈现爆发式的增长, 数据通信的带宽需求日益旺盛,而传 统的电互连技术已经无法满足高速 信息传输的需求。在此背景下,为了 实现信息的更高速率的传输,利用光 波作为传输介质,光信号作为信息载 体的数据传输方案即光互连受到了 越来越多的关注。光互连可以理解 为光通信技术在短距离场景替代传 统的电通信技术的一种实现形式,在 具备光通信的所有技术优点的基础 上,还具有更高性能的集成化、低功 耗、低成本等特点,因此光互连能够 实现超低功耗、较长距离、超高速、超 高密度的数据通信,同时还具备无电 磁干扰、短延时、长寿命、安全可靠等

中图分类号:TN929.5 文献标志码:A 文章编号:1009-6868 (2018) 04-0021-006

摘要: 针对 5G 通信中4级脉幅调制(PAM4)格式数据的高速传输,提出了可集成 的数据与时钟恢复中若干关键技术,包括波特率采样、边沿选择、最优采样和阈值 调节等。在单路 50 Gbit/s以上速率可有效降低芯片硬件开销,降低系统功耗,降低 误码率(BER),并可以提升芯片工作鲁棒性。上述技术在 65 nm 互补金属氧化物半 导体(CMOS)工艺下通过芯片设计及流片加工得到验证,测试结果表明:该芯片恢 复时钟具备 1.08 ps 均方根值(RMS)的时域抖动;恢复数据最高速率在 51 Gbit/s 可 实现 3.4 × 10°的 PAM4 信号 BER,以及低至 6.27 pJ/bit 的能耗效率。

关键词: 5G; PAM4; 时钟与数据恢复; CMOS

Abstract: Key techniques including baud-rate sampling, edge-selection, optimal sampling and threshold adjusting techniques are proposed for 4-level pulse amplitude modulation (PAM4) high-speed transmitting in 5G communications. Significant improvements are derived in terms of the hardware cost, system power consumption, bit-error rate (BER) and operation robustness above 50 Gbit/s. The proposed techniques are verified through chip design and tape-out fabrication in 65 nm complementary metal oxide semiconductor (CMOS) process. Measurement results show that the clock and data recovery (CDR) features 1.08 ps root meam square (RMS) clock jitter, 3.4 × 10–9 PAM4 data recovery BER and 6.27 pJ/bit power efficiency.

Keywords: 5G; PAM4; CDR; CMOS

特点。由此可见,光互连技术代表了 未来中长距离数据通信技术的发展 方向。光互连具有低功耗和高集成 度的特点,其中的核心是集成光子技 术和集成电路技术,主要包括:高速 激光器芯片技术、高速调制器芯片技 术、集成光波导技术、集成驱动芯片 技术、光电探测芯片技术、集成数字 信号处理技术等^[14]。

光互连系统是电光混合集成,由 高速激光器和高速调制器将电信号 加载到光波上,因此需要高速驱动芯 片对激光器和调制器进行电信号到 光信号的转换。当不归零码(NRZ) 数据传输速率超过40 Gbit/s,电光转 换的带宽成为限制光互连速度的瓶 颈。4级脉幅调制(PAM4)由于具有 在相同带宽下2倍的数据传输速率, 得到越来越广泛的应用。在光互连 系统中,当单通道数据速率达到25 Gbit/s时,无论在接收端和发射端都 需要采用时钟与数据恢复(CDR)电 路从高损耗的信号里恢复出高质量 的数据,再通过驱动电路将数据加载 到光波上。如图1所示,PAM4调制 的CDR电路在收发两端的电-光和

收稿日期:2018-06-28 网络出版日期:2018-07-31

ZTE TECHNOLOGY JOURNAL

廖启文 等

专题

▶ 面向 5G 通信的高速 PAM4 信号时钟与数据恢复技术



光-电转换都是核心部件。在电-光 转换接口,高速串行电信号经过高损 耗电路板导致信号质量严重下降,通 过 PAM4 CDR 对信号进行恢复,得到 低抖动的时钟和数据。在光-电转换 接口,由于电光调制器的插入损耗及 光纤传输损耗等,光电探测器接收到 的有损信号同样需要 CDR 进行数据 恢复。

CDR 相对于锁相环(PLL)的区别 主要在于鉴相器的设计上,CDR基本 的组成部分包括鉴相器(PD)、电荷 泵(CP)、环路滤波器、压控振荡器 (VCO)等。鉴相器通过用 VCO 的输 出时钟对输入数据进行采样来获得 控制信号,控制信号输出到电荷泵产 生控制电压来调节 VCO 的振荡频率, 由此恢复高质量的时钟信号和数 据。PAM4 CDR 相对于 NRZ 信号的 CDR 而言,其设计难度增加很多,体 现在:首先,高速多幅度信号的量 化。PAM4 信号与 NRZ 信号相比,对 信噪比和电路的线性度要求很高,在 对 PAM4 信号进行量化时, 需要 3 个 阈值,由于每级信号间的幅度降低为 NRZ信号的三分之一,那么对于阈值 的偏差容限也降低了很多,如何准确 地选择合适的阈值是一个难点。此 外,由于PAM4信号具有确定性抖 动,对于高速信号而言,采样时钟的 窗口变小,对时钟抖动的要求提高, 增加了时钟链路的设计难度。其次, PAM4 信号中多种幅度转换类型下的 时钟和数据对齐。PAM4信号有12 种电平转换模式,远多于NRZ信号的 2种,在进行时钟数据边沿对齐时, 其复杂度会增大很多。因此,需要选 择合适的转换边沿来进行时钟与数 据对齐,来降低鉴相器设计难度,减 小误码率。由此可见,高速 PAM4 CDR电路不仅需要考虑传统高速电 路设计中的电路带宽、抖动、功耗等 问题,还要结合新的调制格式下数据 的特点来进行电路设计。

2 PAM4 时钟与恢复关键 技术

光通信中采用时钟与数据恢复 技术实现2个功能:首先,利用本地 产生的多相位时钟对数据多次采样, 判断数据比特的边沿,并通过PLL将 时钟边沿与其对齐,从而实现与数据 同频率、同相位时钟的恢复。其次, 利用已同步时钟的最优相位对输入 数据采样,使其实现最高的输入信噪 比,并把采样结果作为已恢复数据输 出。如图 2a)所示为传统的过采样型 CDR,其中每比特数据采用数据(D_n) 和边沿(Edge)2个时钟相位进行采 样,并最终将 Edge 相位的时钟与数 据边沿过零点对齐。其工作原理基 于Edge相位采样的数据值分别与上 一周期数据 D_n及本周期数据 D_{n+1}进行 比较的结果:当Edge与D_n的结果同 为逻辑1或0时,表明Edge相位超前 于数据跳转边沿,判决结果为"超前 (Early)"; 而当Edge与D_{n+1}的结果相 同时,表明 Edge 相位滞后于数据跳

转边沿,判决结果为"滞后(Late)"。随后锁相环路根据此结果反向调节时钟相位,最终实现时钟相位与数据边沿的对齐。不难看出:过采样型CDR需要2倍于数据率Nyquist频率的时钟以产生足够多的相位进行采样,这带来了硬件开销的增大和系统功耗的上升。

2.1 波特率采样技术

本文中,我们提出一种新型的采 样技术,每个数据比特仅需要1个采 样时钟相位便可实现时钟与数据边 沿的对齐。具体来说,本技术使用积 分型电路计算两次采样之间电容极 板上电荷的累加值,对应于计算图中 数据比特覆盖的阴影区面积(如图 2a)所示)。当差分输入进行数据翻 转时,阴影面积在过零点之前为正, 过零点之后为负(正相和反相信号以 水平线为轴进行反转)。因此,当时 钟与数据边沿对齐时正负面积相等, 积分值恰好为零;而当时钟超前于数 据时,正相面积大于负相,积分值为 正数非零值;反之当滞后时积分值为 负。由于此技术下时钟频率仅需要 和数据 Nyquist 频率相同,因此称之为 波特率采样技术,此种类型的CDR会 带来硬件开销的节省和系统功耗的 下降。

2.2 边沿选择技术

图 2b)中所示为 PAM4 信号边沿的瞬态特性: PAM4 差分信号逻辑电

1

、中兴通讯技术 22 2018年8月 第24卷第4期 Aug. 2018 Vol.24 №.4

专题

面向 5G 通信的高速 PAM4 信号时钟与数据恢复技术



▲图2 波特率采样和边沿选择原理图

平变化时会产生多个"过零点"(差分 信号电压相等的瞬间),而上述过零 点在时间上并不平均分布于数据边 沿附近,其分布与前后比特码型相 关,并由此集中于几个分离的时间点 附近¹¹。CDR 环路试图将时钟相位 (例如:上升沿)向数据转换的边沿对 齐,在这种情况下最终锁定的时钟相 位将分布于多个时间点,相当于在上 述区间内随机游走造成时域抖动。 本文中我们采用的策略为只选择其 中具有最大发生几率的信号边沿,即 仅选择逻辑±3向±3、±1向±1的数据 比特作为时钟/数据同步的判据。在 此策略下,所有数据边沿试图向同一 个时间点对齐,避免多个过零点导致 的 CDR 锁定后时钟相位的随机游走, 也避免了由此引入的时域抖动。

2.3 最优采样与阈值调节

PAM4 调制信号相比 NRZ 信号, 虽然在占用相同硬件带宽的前提下 实现了等效数据率的翻倍,但在信号 处理及其硬件实现上带来了额外设 计挑战。首先,PAM 信号对码间干扰 (ISI)更加敏感,而逻辑±3之间所需 转换时间比逻辑±1之间更长。这就 意味着比特边沿具备相同上升/下降 时间(或硬件带宽)前提下,前者拥有 更少的剩余稳定时间;极端情况下±3 之间短比特来不及完全建立到其理 想电压值,但后者逻辑±1之间的转 换建立时间充足。如图3所示,描述 了上述情况的结果,如果沿用传统过 采样原理使用与边沿相差0.5 UI的 时钟相位采样数据,由于最高幅度信 号建立未完成无法获得最高的输入 信号信噪比,实际的最高信噪比采样 点相对图中0.5 UI处存在偏移。

其次,在多幅值调制中特有的难题是PAM4信号的非线性失真。具体来说,由于电信号输入信道的损耗或者电-光转换时引入的非线性,PAM4信号的3个内眼可能具备不同的眼高与眼宽,这种情况下如果CDR使用线性分布的阈值(图3中横向黑色虚线)判别逻辑电平数值,将带来判决误码率的上升。例如:在直接调制型垂直腔体表面发射激光器(VCSEL)的光电发射机中,由于激光器本身非线性会导致光眼图的上升、下降时间不对称;而VCSEL偏置电流较高时,其逻辑高的光功率受到压缩不再与

输入电流成正比例关系,导致 PAM4 信号中逻辑±3 的眼高略低于逻辑±1 的3倍。

3 系统级设计

廖启文 等

基于 PAM4 信号 CDR 的关键技 术,我们设计并实现了一款50 Gbit/s PAM4 输入的 CDR 芯片,其系统架构 如图4所示。25 G Baud/s 的 PAM4 信 号进入 CDR 后到达 PD 模块, PD 由 4 个时间交织的1/4速率同路并行而 成,每条通路工作在6.25 Gbit/s。每 条PD通路由1个前端电路(PD-FE)、 重定时寄存器、PAM4译码器和1个 逻辑电路模块构成。其中 PD-FE 采 用了3个并行的判决器来量化具有4 个电平信息的 PAM4 信号,并将其输 出为3位温度计码判决结果:译码器 负责将温度计码转换为二进制码,即 代表2倍权重位的最高权重位(MSB) 和1倍权重位的最低权重位(LSB) (图 4 中 MSB_6G 和 LSB_6G)信号。 需要注意的是: PD 时间交织的采样 后, MSB 6G 和 LSB 6G 均为 6.25 Gbit/s 的NRZ数据;该数据通过串行转化器 进行4:1变换,并汇聚到单路25 Gbit/s 再输出给驱动器供光器件或测试仪 器使用。在串行转换中,相比于传统 结构需要多次重定时,我们使用 CDR 恢复出的正交相位数据4,天然满足 了转换中对各路数据相对延时的需 求。如图4所示, PD-FE 中除3位判 决器之外我们还设计一种新型的积 分器,用来实现前述相邻数据的积 分,并据此给出调节时钟相位的超前



▲图34级脉幅调制信号的最优采样点偏移和非线性失真

2018年8月 第24卷第4期 Aug. 2018 Vol.24 No.4 23 中兴通讯技术

ZTE TECHNOLOGY JOURNAL

专题



◀图4 PAM4时钟与数据恢复 芯片系统架构

(DN)/滞后(UP)信号,进而控制锁相 环路中的CP对环路滤波器(LPF)充 放电流,闭环调节时钟相位。本文中 CDR芯片集成工作于12.5 GHz 频段 的电感电容型压控振荡器(LC-VCO),其输出信号经过分频器除2(/ 2)之后可以形成4相位6.25 GHz时 钟作为PD采样所用。CDR的锁相环 路由PAM4 PD、CP、低通滤波器 (LPF)、VCO、/2分频器和占空比矫正 器(DCC)组成,它的带宽设计为5~ 15 MHz可调节,并通过片上寄存器 配置电荷泵充放电电流、环路滤波器 电阻电容来实现。

4 电路模块级设计

PAM4信号的时钟与数据恢复中 最关键的电路模块是PD,因其工作 在整个CDR的最高速率25G Baud/s, 并且负责对带有码间干扰和非线性 失真的PAM4信号的逻辑判决。如图 4所示,PD的核心部分是其前端电路 (图中简写为PD-FE),它由并行的3 条数据通路和1条边沿通路构成,而 每条通路均包含了1个判决器。由 于PAM4信号具有4个不同的逻辑电 平,因此判决器需依据3个不同的电 压阈值来判决上述逻辑,分别为对应 于+/-符号判决的逻辑阈值0,以及对 应于±3逻辑电平的 判决阈值±2。每路 PD-FE 的输出先进入 灵敏放大器(SA)进 一步放大,再送入SR 型锁存器进行逻辑电 平再生。此时 PD 判 决出的3位数据逻辑 信号(DataA, B, C)表 现出温度计编码特 性,需要在数据输出 之前转换为二进制 码;并且通过双值逻 辑产生出当前时刻数 据和时钟边沿相对位 置关系的指示信号, 指导锁相环路进行时 钟恢复达到数据与时 钟边沿的实时对齐。

图 5 描述了本文 提出的波特率采样技 术的工作原理。其 中, φ0、φ90、φ180 和 φ270 分别为采样时 钟一个周期中的4个 相位0°、90°、180°和 270°; PD 前端在1个 时钟周期内,将采样 过程分成3个步骤进



过程分成3个步骤进 ▲图5 鉴相器电路原理图及其瞬态工作原理

中兴通讯技术 24 2018年8月 第24卷第4期 Aug. 2018 Vol.24 No.4

专题

面向 5G 通信的高速 PAM4 信号时钟与数据恢复技术

行:积分阶段、保持阶段和复位阶段。在积分阶段,输入差分信号根据 幅值和正负关系通过电容放电将输 出电压分开;在保持阶段,上述差分 电压输出被保持一段时间不变,以作 为后级 SR 锁存器的输入保持稳定; 上述阶段完成时数据判决结束,进入 复位阶段,输出节点重新被上拉到电 源电压,等待下一采样周期的电容放 电过程。需要注意的是:上述过程 中,仅需要数据比特中心相位的时钟 采样点,而节省了边沿相位采样点。

本文应对信号多过零点的数据 转换边沿,仅选择其中对称变化的码 型进行时钟对齐。具体来说,鉴相器 恢复的温度计码数据在向二进制转 换之前直接交给边沿选择器,其中 A<2:0>和 B<2:0>分别代表鉴相器输 出的前一比特和当前比特信息。以 逻辑±3之间的转换为例,边沿选择 器中的组合逻辑部分当且仅当识别 出上述码型时,输出逻辑高电平判断 结果。此结果在单相位时钟型寄存 器(TSPC)型与门逻辑中进行重定 时,并作为选通信号控制 BB 逻辑的 时钟相位调节指示信号,仅在有效码 型的前提下将相位调节传递给下一 级,否则整个锁相环路无动作。

由于本文 CDR 采用 1/4 速率时间 交织形式采样数据,每路恢复数据初 始速率在 6.25 Gbit/s;上述 4 比特数据 在 6.25 GHz 和 12.5 GHz 时钟的控制 下分别进行 2 次 2:1 并行至串行转 换,并最终使用电压型串连电阻终端 (SST)的驱动器进行输出。输出端反 相器导通电阻连同输出端串联电阻 构成匹配终端 50 ohm,吸收来自负载 信道的信号反射。传统结构 2:1 并行 至串行转换采用 5 个锁存器,先将两 路数据时序对齐再彼此平移错开 180°;本文中我们在第 2 次 2:1 转换中 采用直通结构,利用多相位之间时序 差节约上述动态锁存器电路。

5 测试结果

本文中我们提出的 PAM4 信号时

钟与数据恢复技术分别在65 nm 和 40 nm 互补金属氧化物半导体 (CMOS)工艺下进行

2次流片得到验证: 如图6中所示为利用 波特率采样技术的 65 nm 50 Gbit/s PAM4 CDR 芯片,该 芯片共占用面积 1.36 mm²并包含焊 盘和3kV静电损伤 (ESD)保护环。芯片 的功能和性能测试 均采用直接 PCB 金 线键合的封装形 式。为测量 CDR 误 码率, 25 G Baud/s 的 PAM4 信 号 采 用 PRBS-9 编码作为输 入,该信号在到达待 测芯片之前经历同 轴电缆线和板上传 输线的高频损耗。 CDR 芯片从输入 PAM4 信号中恢复出 2路 25 Gbit/s的 NRZ 信号,分别对应于 PAM4 解调之后的 MSB 和 LSB 位, 并输 出给30G误码仪分 别进行测量对应的 BER o

在时钟恢复性能的相关测量中,双通道 64 GSs 采样率的任意波形发生器用来产生 50 Gbit/s PAM4 输入信号,而 80 GSs 实时采样示 波器用来测量 CDR 恢复的 12.5 GHz 时钟。如图 7 所示,该时钟具备均方根时 域(RMS) 抖动为 1.08 ps,峰-峰值时 域抖动为 8.4 ps;而 CDR 锁相环路的闭环相位噪声分别 在 1 kHz、8.1 MHz 以及 120 MHz 频偏



廖启文 等





▲图7时钟恢复测试结果:时域抖动与相位噪声



ZTE TECHNOLOGY JOURNAL

专题

面向5G通信的高速PAM4信号时钟与数据恢复技术 廖启文 等

处,测试得到的结果为:-93 dBc/Hz、 -112 dBc/Hz 以及-122 dBc/Hz。

图 8 所示为本文中 CDR 芯片实 时数据恢复的误码率(BER),测量时 芯片输出到误码仪并实时与信号源 较明显码间干扰,进而限制了BER未 完全达到0。

6 结束语

本文中我们介绍了单路 50 Gbit/s



▲图8实测50 Gbit/s 4级脉幅调制信号实时数据恢复的误码率

的原始数据逐个比特进行对比。其 中, MSB 数据输出所对应的 BER 为0 (低于10⁻¹²认为无误码输出);LSB数 据对应的BER约为3×10-°,满足带前 向纠错功能的PAM4通信网络的需求 (常见数值为10-4~10-6)。通过测试 发现:由于该芯片 CDR 输入未集成信 道均衡, PAM4信号到达CDR已存在 速率光通信高速 PAM4 调制下电路设 计的挑战和潜在解决方法,提出了一 种基于积分前端电路的数据与时钟 恢复技术,该技术能够在高速率下节 省鉴相器和时钟网络近一半硬件开 销和功耗代价。上述技术通过65nm CMOS 工艺进行流片验证,实测获得 最高 51 Gbit/s PAM4 信号输入下恢复 时钟1.08 ps RMS的时域抖动,并且 还实现了3×10-°的数据误码率以及 6.27 pJ/bit 的能耗效率。

参考文献

- [1] ZERBE J L, WERNER C W, STOJANOVIC V. et al.Equalization and Clock Recovery for a 2.5-10-Gb/s 2-PAM/4-PAM Backplane Transceiver Cell [J].IEEE Journal of Solid-State Circuits, 2003, 38(12):2121-2130. DOI: 10.1109/JSSC.2003.818572
- [2] LEEJ, CHIANG C P, PENG P J, et al. Design of 56 Gb/s NRZ and PAM4 SerDes Transceivers in CMOS Technologies [J].IEEE Journal of Solid-State Circuits, 2015, 50(9); 2061-2073 DOI:10 1109/JSSC 2015 2433269
- [3] TOIFLT, MENOLFI C, RUEGG M, et al. A 22 Gb/s PAM-4 Receiver in 90 nm CMOS SOI Technology [J].IEEE Journal of Solid-State Circuits, 2006, 41(4):954-965
- [4] CHEN E, HOSSAIN M, LEIBOWITZ B, et al. A 40 Gb/s Serial Link Transceiver in 28 nm CMOS Technology [C]//2014 Symposium on VLSI Circuits Digest of Technical Papers. USA:IEEE, 2014. DOI: 10.1109/ VLSIC.2014.6858361



学微电子学院教授,中共 中央组织部青年"千人计 划"、上海市"千人计划"学 者专家;主要研究方向为 高能效收发器芯片、高速 光互连收发机芯片;已发 表论文120余篇。



祁楠,中国科学院半导体 研究所特聘研究员,中国 科学院"百人计划"入选 者,中科院半导体所-光梓 科技"高速光电集成电路 联合实验室"主任;主要研 究方向为数模混合集成电 路设计,特别是无线收发、 高速光纤通信中的专用集 成芯片;已发表论文30余

篇,获得授权专利3顶。

、中兴通讯技术 26 2018年8月 第24卷第4期 Aug. 2018 Vol.24 No.4